首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > RS编码的实现方法与基于FPGA的RS编译码器的设计

RS编码的实现方法与基于FPGA的RS编译码器的设计

  • 资源大小:0.3 MB
  • 上传时间:2021-11-03
  • 下载次数:0次
  • 浏览次数:106次
  • 资源积分:1积分
  • 标      签: RS编码 译码 fpga

资 源 简 介

RS(Reed—Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。   RS(Reed—Solomon)码是差错控制领域中的一种重要线性分组码,既能纠正随机错误,又能纠正突发错误,且由于其出色的纠错能力,已被NASA、ESA、CCSDS等空间组织接受,用于空间信道纠错。本文研究了RS码的实现方法,并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS编译码器的设计,同时对其进行了仿真和在线调试,并给出了功能仿真图和测试结果。时序仿真结果表明,该编译码器能实现预期功能。   1 RS编码的实现方法   RS码是一种多进制BCH(Bose—Chaudhuri—Hocquenghem)码,在给定每个码字所具有多少冗余量的情况下,RS码具有极大的最小距离。即RS码的最小距离d、信息长度k以及码字长度n满足d=n-k+1。而RS(255 239)码是在伽罗华(Galois Field)GF(28)中运算得到的,编码器实现的关键是伽罗华域乘法器的设计。设计中的乘法是2个有限域中元素的指数相加与255取模。GF(28)编码参数如下:码长n=255;信息位个数k=239;校验位r=n-k=16;纠错能力t=8;码距d=17。   n-k级RS编码器主要由一组线性反馈移位寄存器和控制电路组成,其是n-k=16级编码器,亦是线性反馈寄存器的反馈系数,reg16寄存器的值与当前输入的信息码元异或得到的结果即为feedback寄存器的值。   编码步骤:   步骤1 将所有寄存器清零,开关放到1上,则239个信息码元一边依次进入除法电路,一边依次输出。   步骤2 当最后一个信息码进入电路后,将开关放到2上,第一个校验位输出。   步骤3 校验码按时钟节拍载入寄存器,并依次输出。当最后一个校验位输出时,编码结束。   2 RS编码的仿真结果及分析   设计的RS(255 239)编码器使用Verilog HDL对整个模型进行描述,以Xilinx FPGA芯片Spartan-6XC6SLX45为硬件平台进行实现,并利用ISim仿真工具对RS编码进行仿真。   设计的RS(255,239)编码器,信息位239位编码为0,1,2,…,238,则16位校验位的值为58,236,152,44,88,31,20,168,121,60,32,10,191,166,4,101。设计的RS(255,239)编码器的仿真图如图2所示,当DI_VAL=0时,输出239个信息位;当DI_VAL=1时,输出16个校验位。该编码器实现了预期的编码功能。
VIP VIP