资 源 简 介
美国国家标准技术局（NIST）于2001年发布高级加密标准（AES），用来取代DES，从而成为广泛使用的对称分组加密标准。针对AES的硬件实现人们做了许多有意义的研究工作，有的着力于采用流水线结构提高吞吐率，有的着力于低成本和低功耗的实现。本文针对手持设备和移动终端场合下的应用需求设计出一款完全遵循标准的AES加密算法IP核，在面积与性能之间取得良好折中。为了减小硬件的面积，本文提出一种等价加密算法，在此基础上设计出一种32位带宽的数据通路，使加密与解密之间、轮函数与密钥扩展之间实现模块级的资源共享，同时减少运算单元的数量。利用复合域运算的特点，基于组合逻辑设计一种小面积的合并的Sbox。研究MixColumn及其逆变换的不同因子分解方法，提出一种在数据通路中共同使用的方案。公共子表达式消除技术被广泛应用于逻辑优化，从而实现了比特级的资源共享。为支持128、192和256位不同密钥长度的加密和解密运算，本文还设计了一种可配置的实时密钥扩展结构，利用密钥缓存机制平衡加解密吞吐率。根据可重用的设计要求，为IP设计了通用接口，并在设计实现过程中进行了充分的功能和时序验证。最终基于SMIC0.18um工艺的AESIP核的面积只有22.6k门，100MHz工作频率下AES-128加解密的吞吐率达188Mbps。
