首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > Verilog中经常会使用那些基础知识详细资料说明

Verilog中经常会使用那些基础知识详细资料说明

  • 资源大小:0.02 MB
  • 上传时间:2021-10-15
  • 下载次数:0次
  • 浏览次数:38次
  • 资源积分:1积分
  • 标      签: Verilog 二进制 寄存器

资 源 简 介

Verilog中常用到的基础知识   一、Assign(连续赋值语句):对信号的命名或定义。   二、N’bxxxxx:N代表几根线,b是二进制(八进制o,十进制d,十六进制h)   三、Wire、parameter和reg:定义信号,在always模块里只能用reg定义,其他的如assign、例化模块的输出信号用wire。Parameter用于定义常数。   Wire用于连续赋值语句,reg用于过程赋值语句,输入输出端用wire赋值(直通的,输入值变化、输出也跟着立刻变化),寄存器用reg赋值(需要触发才能进行相应语句的执行)。   四、位选、reg[2:0]a表示a有三根线 reg[n:0]a表示a有n跟线   A[n]表示a的第n跟线   data[cnt]《=0:将0赋值给data中的第cnt跟线   五、data《=din[cnt]:将din中的第cnt跟线的值赋值给data   六、位拼接:data《={data[n-1:0],data[n]} data[n:0]《= {data[n-1:0],data[n]}   七、例化:就是将模块与模块之间连接起来   Always语句块:构成时序电路的关键词, always语句由于其不断重复执行的特性,只有和一定的时序控制结合在一起才有用
VIP VIP