延迟线模块的verilog代码

资 源 简 介

相 关 资 源

• 电梯控制电路
• Verilog实现的以太网接口源程序代码
• 基于DSP和FPGA的虹膜识别系统
• FPGA教程之FPGA入门闪烁灯实验的详细资料说明
• verilog 手册初学者的一个非常好的学习资料
• Verilog HDL的语句及可综合性的详细资料简介
• A First in first out buffer in Verilog
• Verilog Overview n Basic Structure of a Verilog Model n Components of a Verilog Module – Ports –
• 一个实现简单的数字锁相环Verilog代码
• Verilog经典教程

您 可 能 感 兴 趣 的

• 边坡岩石块体动力响应及锚固抗震效应研究
• NY∕T 5102-2002 无公害食品 梨生产技术规程
• 基于LCL滤波的三相并网Z源逆变器研究
• 高速铁路CFG桩筏复合地基沉降变形特性研究
• 石墨烯基纳米复合材料的新进展：结构、合成方法及应用
• 大型储罐的天然地基基础沉降计算方法研究与分析
• 深圳万龙电子科技有限公司的ARM开发板ARM7_S3C44B0使用手册
• 浅谈瓦斯隧道安全管理
• GB∕T 18694-2002 无损检测 超声检验探头及其声场的表征
• GB∕T 35888-2018 方糖

同 类 别 推 荐

• Free 8051 core upload
• 吐血啦
• VGA动画显示
• RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the
• VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的.
• 开源软核处理器OpenRisc的SOPC设计
• 一个简单状态机的.v文件
• 利用cordic实现三角函数的计算
• 序列发生器,产生一个8位序列号,序列码可自定义修改,还有一个序列检测器
• RAM之VHDL描述 RAM之VHDL描述 RAM之VHDL描述