CPLD系统设计技术入门与应用

CPLD系统设计技术入门与应用定位于复杂可编程逻辑器件的系统设计技术,以ALTERA公司的系列芯片和相应的开发软件为目标载体进行阐述.《CPLD系统设计技术入门与应用》从系统设计的角度详尽地阐述了ALTERA主要系列的PLD芯片的结构和特点以及相应的开发软件MAX+PlusII和Quartus的使用.同时,《CPLD系统设计技术入门与应用》以大量新颖而详尽的设计实例为基础,着重描述了数字系统设计的系统级设计方法,并且从数字系统设计的完整性的角度对数字系统设计的重要性,数字系统的可测性和数字系统的可靠设计作了初步的探讨.CPLD系统设计技术入门与应用 目录 第一篇  CPLD概述第1章  CPLD与FPGA   31.1  CPLD的基本结构与发展概况 41.1.1  SPLD的基本结构 41.1.2  CPLD的结构特点 121.1.3  CPLD的编程工艺 151.2  FPGA的基本结构与发展概况 161.2.1  门阵列简介 161.2.2  FPGA的基本结构 171.2.3  FPGA的编程 201.3  CPLD和FPGA的新概念 221.3.1  CPLD的在系统编程技术 221.3.2  片内存储器和其他片内逻辑 231.3.3  低电压、低功耗系列芯片 231.3.4  IP的使用和嵌入式模块 231.3.5  混合编程技术 231.4  CPLD和FPGA的选用 231.4.1  逻辑单元 241.4.2  互连 241.4.3  编程工艺 24第2章  ALTERA系列CPLD   272.1  ALTERA系列CPLD和FPGA简介 282.1.1  可编程片上系统解决方案 282.1.2  APEX系列器件 292.1.3  FLEX系列器件 322.1.4  MAX系列器件 342.1.5  ACEX系列器件 352.1.6  配置器件 352.2  ALTERA系列CPLD和FPGA的结构 352.2.1  Classic系列 362.2.2  MAX系列 382.2.3  FLEX系列 432.2.4  ACEX系列 512.2.5  APEX系列 562.2.6  小结 65第3章  ALTERA系列CPLD的特点及使用 693.1  ALTERA系列库和IP核 703.1.1  IP核 703.1.2  LPM 713.2  器件编程与配置 733.2.1  编程硬件 733.2.2  编程/配置模式 75第二篇  VHDL编程技术第4章  VHDL基本结构与语法   934.1  VHDL程序基本结构 944.1.1  实体 954.1.2  结构体 964.2  VHDL语言要素 984.2.1  标识符 984.2.2  数据对象 994.2.3  数据类型 1024.2.4  运算符 1044.2.5  VHDL的属性 1054.3  VHDL基本描述方法 1064.3.1  顺序语句 1064.3.2  并行语句 1094.4  常用电路描述 1154.4.1  加法器(全加器、BCD码加法器) 1154.4.2  译码器 1164.4.3  编码器 1174.4.4  比较器 1174.4.5  数据选择器 1184.4.6  奇偶校验电路 1184.4.7  三态输出电路 1194.4.8  同步化电路 1194.4.9  移位寄存器 1194.4.10  M=60的计数器 1204.4.11  堆栈(stack) 121第5章  VHDL程序设计进阶   1235.1  库、程序包、子程序和子程序重载 1245.1.1  库 1245.1.2  程序包 1255.1.3  子程序 1285.1.4  子程序重载 1305.1.5  决断函数 1315.2  结构VHDL 1335.2.1  元件及元件例化 1335.2.2  配置 1375.3  有限状态机 139第6章  逻辑综合和实现   1476.1  可综合的VHDL设计特点 1486.1.1  编码提示 1486.1.2  设计要点 1536.2  SYNOPSYS综合过程 1546.2.1  概述 1546.2.2  行为级综合的概念 1546.2.3  行为级描述的局限性 1556.2.4  示例 1556.2.5  Synopsys行为综合工具 159第三篇  软件操作第7章  MAX+plusII基本操作 1677.1  MAX+plusII概述 1687.1.1  MAX+plusII10.0(Baseline)的功能 1687.1.2  系统要求 1687.2  MAX+plusII10.0的安装 1697.2.1  MAX+plusII10.0的安装 1697.2.2  MAX+plusII10.0的第一次运行 1737.3  MAX+plusII的设计过程 1747.4  图形输入的设计过程 1767.4.1  项目建立与图形输入 1767.4.2  项目编译 1827.4.3  项目检验 1837.4.4  目标器件选择与管脚锁定 1897.4.5  器件编程/配置 1937.5  工具条和常用菜单选项说明 1947.6  图形的层次化设计及BUS使用 1977.6.1  层次化设计 1977.6.2  BUS使用 2007.7  语言描述输入法 2027.8  混合设计输入 2037.9  使用LPM及FLEX10K中的RAM 2037.9.1  LPM(可调参数元件)的使用 2037.9.2  FLEX10K中RAM的使用 2057.10  常见错误及处理方法 209第8章  MAX+plusII设计进阶 2118.1  项目层次结构与文件系统 2128.1.1  项目层次结构 2128.1.2  文件系统 2138.2  功能库和IP核的使用 216第9章  设计综合与器件配置 2239.1  设计综合选择项 2249.1.1  器件选择，资源和探测分配 2249.1.2  反向注释 2259.1.3  全局项目器件选择项 2259.1.4  全局项目参数 2259.1.5  全局项目定时要求 2269.1.6  全局项目逻辑综合 2269.2  器件配置 2409.2.1  简介 2409.2.2  使用Flash Memory配置PLD 240第10章  Quartus II设计流程 24310.1  Quartus II软件概述及安装 24410.1.1  Quartus II概述 24410.1.2  Quartus II的功能 24410.1.3  系统安装要求 24510.1.4  Quartus II软件安装 24610.2  设计输入 25110.3  设计编译 25510.4  设计定时分析 26410.5  设计仿真 26910.6  器件编程 276第四篇  数字系统设计方法及范例第11章  数字系统设计方法 28111.1  数字系统基本结构与模型 28211.1.1  数字系统的基本概念 28211.1.2  数字系统的基本模型 28211.2  数字系统设计方法论 28211.2.1  自顶向下设计方法 28311.2.2  设计验证 28311.3  自顶向下的设计方法 29011.3.1  分离的控制器和体系结构 29111.3.2  锤炼体系结构和控制算法 292第12章  数字系统设计的重用性、可测性和可靠性 29512.1  数字系统设计的重用性 29612.1.1  概述 29612.1.2  针对FPGA的系统级重用要点 29912.1.3  编码和综合技巧 30412.1.4  验证策略 31312.2  数字系统设计的可测性 31412.2.1  简介 31412.2.2  IEEE  Std.1149.1  BST架构 31412.2.3  IEEE  Std.1149.1边界扫描寄存器 31612.3  数字系统设计的可靠性 31812.3.1  故障容错技术 31912.3.2  编码检错技术 31912.3.3  自检测试设计 32012.3.4  电路的故障安全性和可自检性 32012.3.5  事故安全设计 32012.3.6  软件容错技术 320第13章  测试平台的建立 32313.1  概述 32413.1.1  测试平台的逻辑结构 32413.1.2  不同级别的测试平台 32413.1.3  测试平台的优点 32413.1.4  测试平台的建立方法 32513.1.5  TextIO相关定义 32513.2  建立测试平台 32613.2.1  源代码 32613.2.2  测试平台的代码 32613.2.3  测试向量文件 32713.2.4  测试结果 327第14章  数字系统设计开发平台及范例 32914.1 设计开发系统、平台简介 33014.2  设计范例 33214.2.1  设计实例一：自适应数字频率计 33214.2.2  设计实例二：直接数字频率合成信号发生器(DDS)设计 34214.2.3  设计实例三：CPU设计 34514.3  展望 351参考文献 352