资 源 简 介
本文转载自：ZYNQ微信公众号ILA简介集成逻辑分析仪（IntegratedLogicAnalyzer：ILA）功能允许用户在FPGA设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。添加ILA1.使用IP添加添加IP例化IP，并将所需要的信号放入Probe里面2.图形界面添加给待测试的信号加上约束，防止被优化在综合选项下点击setupdebug,选择需要查看的信号即可ILA数据和波形的关系1.hw_ila表示的是ila核2.hw_ila_data表示保存在存储器中的ila文件3.WCFG是波形配置（信号颜色，总线进制表示，信号顺序，marker等）4.WDB是波形数据库（波形数据）ILA失败情景情景1：没有波形窗口现象如下:WARNING:[Labtools27-3123]ThedebughubcorewasnotdetectedatUserScanChain1or3.ResoluTIon:1.Makesuretheclockconnectedtothedebughub(dbg_hub)coreisafreerunningclockandisacTIveOR2.Manuallylaunchhw_serverwith-e"setxsdb-user-bscan"todetectthedebughubatUserScanChainof2or4.TodeterminetheuserscanchainsetTIng,opentheimplementeddesignanduse:get_propertyC_USER_SCAN_CHAIN[get_debug_coresdbg_hub].WARNING:[Labtools27-1974]Mismatchbetweenthedesignprogrammedintothedevicexc7z010_1andtheprobesfileE:/Xilinx/example/dma_sg_m/dma_sg_m.runs/impl_1/debug_nets.ltx.Thedevicedesignhas0ILAcore(s)and0VIOcore(s).Theprobesfilehas1ILAcore(s)and0VIOcore(s).ResoluTIon:1.ReprogramdevicewiththecorrectprogrammingfileandassociatedprobesfileOR2.Gotodevicepropertiesandassociatethecorrectprobesfilewiththeprogrammingfilealreadyprogrammedinthedevice.解决方法：查看ILA的时钟，如果不是自由时钟会出现这种问题，然后重启VIVADO软件，重新打开情景2：有波形窗口没有波形现象如下:使用示波器查看ILA信号发现时钟频率发现是10M分析：查看Xilinx手册发现JATG的时钟频率要比被ILA的时钟频率2.5倍低解决方法1：修改HardwareTarget的JTAG时钟频率解决方法2：在TCL里面添加约束上电后查看ILA信号使用场景：flash偶尔在上电后读出来后出错，可以使用该方法。一般情况下都是让要抓的事件延迟发生或者循环发生，方便调试。如果实在要抓启动时的事件，按下面的步骤：(下面流程是ILA核在综合阶段不能浮空)先把有ILA核的bit文件下进去，设置触发好条件运行下面的Tcl命令把触发寄存器的值保存在tas文件中%run_hw_ila-fileila_trig.tas[get_hw_ilashw_ila_1]打开实现后的implement工程运行下面的Tcl命令把触发设置加到当前内存里已经布线的implement设计上去%apply_hw_ila_triggerila_trig.tas注意：如果发生错误的话说明ILA核在综合过程中被flattened了，这时需要设置保留hierarchy重新综合实现。直接用Tcl命令生成bit文件，不能点击生成bit命令，这样工程会认为implement发生了改动而全部重新布线。write_bitstreamtrig_at_startup.bit下载bit到芯片。参考链接chrome-extension://ibllepbpahcoppkjjllbabhnigcbffpi/https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug9...chrome-extension://ibllepbpahcoppkjjllbabhnigcbffpi/https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug9...
