首页| 行业标准| 论文文档| 电子资料| 图纸模型
购买积分 购买会员 激活码充值

您现在的位置是:团子下载站 > 其他 > Verilog教程之数字集成电路设计的详细资料说明

Verilog教程之数字集成电路设计的详细资料说明

  • 资源大小:20.01 MB
  • 上传时间:2021-11-18
  • 下载次数:0次
  • 浏览次数:68次
  • 资源积分:1积分
  • 标      签: eda Verilog 集成电路

资 源 简 介

7.1.1设计规范设计规范文件是一个包含功能、定时、硅片面积、功耗、可测性、故障覆盖率以及其它的设计准则的详细说明书。设计规范描述了项目完成的功能,确定设计的总体方案,平衡各个方面的因素,对整个项目有一个初步的规划。在系统设计阶段,根据对设计面积、功耗、Ⅳ○和卩使用等情况进行估算,确定所使用的芯片工艺和设计工具。7.1.2设计划分设计划分过程就是把一个复杂设计逐渐划分成较小而且较为简单的功能单元。这样一个过程通常被称为自顶向下的设计方法,或者是分层设计法。7.1.3设计输入设计输入是指将设计划分阶段定义好的模块借助一定的设计输入手段转换为EDA工具能接受的信息格式。目前主要的设计输入手段有:高级硬件描述语言HDL(VerilogDL/HDL)和原理图。HDL语言支持不同层次的描述,不依赖于各个厂家的工艺器件,便于修改。逻辑输入工具的功能是把逻辑图,状态机,真值表,输入到计算机中,并进行语法、可综合性检查等。目前主流工具有Cadence公司的Composer,Synopsys公司Leda以及Ultraedit,Ⅴim等第三方的编辑工具。
VIP VIP