资 源 简 介
Cortex-M3处理器构建在高性能处理器核心之上，采用三级流水线哈佛架构，非常适合高要求的嵌入式应用。该处理器通过高效的指令集和广泛优化的设计，提供高端处理硬件，包括单周期32x32乘法和专用硬件除法。为了便于成本敏感设备的设计，Cortex-M3处理器实现了紧密耦合的系统组件，减少了处理器面积，同时显著提高了中断处理和系统调试能力。Cortex-M3处理器实现Thumb®指令集的一个版本，确保高代码密度和减少程序内存需求。Cortex-M3指令集具有8位和16位微控制器的高代码密度，提供了现代32位体系结构所期望的卓越性能。Cortex-M3处理器紧密集成了一个可配置的嵌套中断控制器（NVIC），以提供业界领先的中断性能。NVIC包括一个不可屏蔽中断（NMI），并提供高达256个中断优先级。处理器核心和NVIC的紧密集成提供了中断服务例程（isr）的快速执行，极大地降低了中断延迟。这是通过硬件堆叠寄存器来实现的，并且能够挂起多个加载和存储多个操作。中断处理程序不需要任何汇编程序存根，从而消除了ISR中的任何代码开销。尾链优化还可以显著降低从一个ISR切换到另一个ISR时的开销。为了优化低功耗设计，NVIC集成了睡眠模式，其中包括深度睡眠功能，使STM32进入STOP或STDBY模式。
